Verilog Coding for Logic Synthesis / Nejlevnější knihy
Verilog Coding for Logic Synthesis

Kód: 01389469

Verilog Coding for Logic Synthesis

Autor Weng F. Lee

Provides a practical approach to Verilog design and problem solving. Bulk of the book deals with practical design problems that design engineers solve on a daily basis. Includes over 90 design examples. There are 3 full scale desi ... celý popis

3754 Kč


Skladem u dodavatele
Odesíláme za 9-15 dnů
Přidat mezi přání

Mohlo by se vám také líbit

Darujte tuto knihu ještě dnes
  1. Objednejte knihu a zvolte Zaslat jako dárek.
  2. Obratem obdržíte darovací poukaz na knihu, který můžete ihned předat obdarovanému.
  3. Knihu zašleme na adresu obdarovaného, o nic se nestaráte.

Více informací

Více informací o knize Verilog Coding for Logic Synthesis

Nákupem získáte 375 bodů

Anotace knihy

Provides a practical approach to Verilog design and problem solving. Bulk of the book deals with practical design problems that design engineers solve on a daily basis. Includes over 90 design examples. There are 3 full scale design examples that include specification, architectural definition, micro-architectural definition, RTL coding, testbench coding and verification. Book is suitable for use as a textbook in EE departments that have VLSI courses.

Parametry knihy

Zařazení knihy Knihy v angličtině Technology, engineering, agriculture Electronics & communications engineering Electronics engineering

3754 Kč

Oblíbené z jiného soudku

O tomto obchodě



Nákupní rádce
Přehledy
Knihy podle jazyka
Platba
Doručení 54 Kč

Osobní odběr Praha, Brno a 47410 dalších

Česko
България Hrvatska România Magyarország Polska Slovensko

Copyright ©2008-26 nejlevnejsi-knihy.cz Všechna práva vyhrazenaSoukromíCookies

Můj účet: Přihlásit se
Všechny knihy světa na jednom místě. Navíc za skvělé ceny.

Nákupní košík ( prázdný )

Vyzvednutí v Balikovně a PPL
boxech zdarma nad 1 499 Kč.

Nacházíte se: