Mohlo by se vám také líbit

Více informací o knize Formal Semantics and Proof Techniques for Optimizing VHDL Models

• Parametry knihy
• Anotace
• Oblíbené z jiného soudku

Nákupem získáte 331 bodů

Anotace knihy

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL.

Parametry knihy

Zařazení knihy Knihy v angličtině Computing & information technology Computer programming / software development Programming & scripting languages: general

• Plný název: Formal Semantics and Proof Techniques for Optimizing VHDL Models
• Autor: Kothanda Umamageswaran, Sheetanshu L. Pandey, Philip A. Wilsey
• Jazyk: Angličtina
• Vazba: Pevná
• Počet stran: 158
• EAN: 9780792383758
• ISBN: 0792383753
• ID: 01397588
• Nakladatelství: Springer
• Hmotnost: 970 g
• Rozměry: 235 × 155 × 15 mm
• Datum vydání: 30. November 1998

Oblíbené z jiného soudku

---

---

---