Mohlo by se vám také líbit

Více informací o knize Formal Semantics and Proof Techniques for Optimizing VHDL Models

• Parametry knihy
• Anotace
• Oblíbené z jiného soudku

Nákupem získáte 329 bodů

Anotace knihy

Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL.

Parametry knihy

Zařazení knihy Knihy v angličtině Technology, engineering, agriculture Electronics & communications engineering Electronics engineering

• Plný název: Formal Semantics and Proof Techniques for Optimizing VHDL Models
• Autor: Kothanda Umamageswaran, Sheetanshu L. Pandey, Philip A. Wilsey
• Jazyk: Angličtina
• Vazba: Brožovaná
• Počet stran: 158
• EAN: 9781461373315
• ISBN: 146137331X
• ID: 06796876
• Nakladatelství: Springer-Verlag New York Inc.
• Hmotnost: 290 g
• Rozměry: 235 × 155 × 11 mm
• Datum vydání: 30. November 1998

Oblíbené z jiného soudku

---

---

---